Verilog HDL高级数字设计读后感100字

《Verilog HDL高级数字设计》是一本由Michael D.Ciletti / 李锵 / 张雅绮著作，电子工业出版社出版的平装(无盘)图书，本书定价：65.0，页数：732，特精心收集的读后感，希望对大家能有帮助。

《Verilog HDL高级数字设计》读后感(一)：有的地方还行

700多页的大部头，一看到吓一跳，不过讲的东西一点都不高级，主要是数字电路和Verilog HDL的基础，而且讲得很凌乱，其凌乱程度不亚于 Philip Moorby 那本，不过里面有些小技巧很有意思。总的来说还是夏宇闻老师的那本蓝皮书作为入门教材最好。

《Verilog HDL高级数字设计》读后感(二)：多编少看

这本书还好了，他自己用的软件基本可以放弃，什么烂玩意儿，找了半天才找到，看了半天帮助也没弄懂，后来索性还是用modelsim了 。

语法方面的东西看这本书应该不太适合，花一个星期的时间看看国内一些语法书（其实大部分也是抄的国外的，我看的一本例子都一样，真无语）然后看这本就可以。

这本书里举的例子还没有看完，大体翻了一下都是设计当中比较常见的，自己觉得还蛮有意思。

《Verilog HDL高级数字设计》读后感(三)：Verilog的入门教材

别被什么高级吓住了。这本书是Verilog的入门教材。

国内讲Verilog的书在我看来都是垃圾，都在讲语法。

然而，硬件编程语言与软件编程语言的不同远不在于语法，而在于编程思想。没有并行的概念，没有硬件电路的思路，按照以往串行思想编出来的代码，符合语法，仿真通过的代码，最后也只是垃圾。请原谅我这么绝对。不过，就我现在就经验来看，好像我还是对的。

所以，这本书的好处就是，它没有刻意去说语法，而是告诉你怎么编程，为何要这么编。从这个角度上说，VHDL和Verilog是一样的。语法不同只是一个门槛，门里面基本是一样的。